10 sonuçlar
Arama Sonuçları
Listeleniyor 1 - 10 / 10
Yayın Integrated ultrasonic imaging systems based on CMUT arrays: Recent progress(IEEE, 2004) Wygant, Ira O.; Zhuang, Xuefeng; Yeh, David T.; Nikoozadeh, Amin; Oralkan, Ömer; Ergün, Arif Sanlı; Karaman, Mustafa; Khuri-Yakub, Butrus ThomasThis paper describes the development of an ultrasonic imaging system based on a two-dimensional capacitive micromachined ultrasonic transducer (CMUT) array. The transducer array and front-end electronics are designed to fit in a 5-mm endoscopic channel. A custom-designed integrated circuit, which comprises the front-end electronics, will be connected with the transducer elements via through-wafer interconnects and flip-chip bonding. FPGA-based signal-processing hardware will provide real-time three-dimensional imaging. The imaging system is being developed to demonstrate a means of integrating the front-end electronics with the transducer array and to provide a clinically useful technology. Integration of the electronics can improve signal-to-noise ratio, reduce the number of cables connecting the imaging probe to a separate processing unit, and provide a means of connecting electronics to large two-dimensional transducer arrays. This paper describes the imaging system architecture and the progress we have made on implementing each of its components: a 16×16 CMUT array, custom-designed integrated circuits, a flip-chip bonding technique, and signal-processing hardware.Yayın Real-time video frame differentiator based on DDR3 SDRAM memory interface(IEEE Computer Society, 2018-08) Davutoğlu, Doğancan; Yıldız, Nerhun; Tavşanoğlu, Ahmet Vedat; Ayten, Umut EnginIn this paper, design of a real-time video frame differentiator based on an external memory interface is proposed. Furthermore, implementation and simulation processes of the design is discussed. The proposed design is capable of differentiating video frames over time, up to full-HD resolution at 60 Hz frame rate. An external SDRAM memory unit is used within the proposed design and drived by a memory interface. In order to improve the flexibility of the architecture, video resolution, video buffer size on memory and burst size of the memory interface are designed to be user defined and configurable.Yayın Real-time frame buffer implementation based on external memory using FPGA(Elsevier B.V., 2018) Davutoğlu, Doğancan; Yıldız, Nerhun; Ayten, Umut Engin; Tavşanoğlu, Ahmet VedatIn this paper, design of a real-time video frame buffer with an external memory interface is proposed. In addition, simulation and implementation processes of the design is described. The mentioned system is able to buffer video signals up to 1920×1080 full-HD resolution at 60 Hz frame rate. The memory interface is designed based on an external SDRAM memory and supports burst read/write operations. Input video resolution, video buffer size on memory and burst size of the memory interface are user defined and can be configured.Yayın Bir otomatik hedef tanıma algoritmasının geliştirilmesi(IEEE, 2013-04-24) Aldemir, Erdoğan; Yıldız, Nerhun; Tavşanoğlu, Ahmet VedatBu bildiri kapsamında bir Otomatik Hedef Tanıma (OHT) sistemi ele alınarak geliştirilmiş ve geliştirilen sistemin Matlab benzetimleri bildiride sunulmuştur. İkinci olarak OHT sistemlerinde kullanılan ve literatürde sıkça karşılaşılan klasik kenar belirleme algoritmalarının dışında yeni bir kenar belirleme algoritması önerilmiştir. Son olarak da Freeman zincir kodlamasının özellik çıkartma aşamasında kullanılabileceği gösterilmiştir. İlgili sistemin sınıflandırma ve karar verme aşaması hariç tamamı değişik test görüntüleri üzerinde denenmiş ve insan gözüne hitap edebilecek seviyede başarılı sonuçlar elde edilmiştir. İleride sınıflandırma aşamasının da gerçeklenmesi ile tasarlanan OHT sisteminin başarımının daha tarafsız bir ölçüt ile test edilmesi hedeflenmektedir. Ayrıca sistemin donanıma yönelik olarak optimizasyonu ile bir Field Programmable Gate Array (FPGA) gerçeklemesinin yapılması hedefler arasındadır.Yayın Karma CPU + FPGA yapısı üzerinde tasarlanmış bilgisayar destekli sperm analizi sistemi(IEEE, 2015-06-19) Şavkay, Osman Levent; Tavşanoğlu, Ahmet Vedat; Yalçın, Müştak Erhan; Cesur, EvrenBu bildiride karma CPU + FPGA tabanlı bir donanım mimarisi üzerinde tasarlanan Bilgisayar Destekli Semen Analizi (BDSA) sistemi genel özellikleri ile anlatılmıştır. Spermatozoa motilite analizi hareketli çoklu nesne izleme algoritmasıdır, spermatozoa morfoloji analizi için ise ard arda uygulanan çeşitli durağan görüntü işleme yöntemleri ile yapılmaktadır. Sistemimizde kullanılan ve yüksek hız gerektiren hareketli ve durağan görüntü işleme işlevleri için FPGA yapısının paralel işlem yeteneğinden yararlanılmıştır. Çeşitli hesaplamalar ise geliştirilen özel yazılım ile CPU üzerinde gerçeklenmiştir. Biyolojik mikroskoba takılabilen bir HD dijital kamerayı da içermekte olan sistemimizin esnek programlanabilen ve tek başına çalışabilen bir akıllı sistem olarak çalışması da öngörülmüştür.Yayın Design of a third generation real-time cellular neural network emulator(IEEE, 2014) Yıldız, Nerhun; Cesur, Evren; Tavşanoğlu, Ahmet VedatIn this paper, the features of the next generation Real-Time Cellular Neural Network Processor (RTCNNP-v3) are discussed. The RTCNNP-v2 structure is the only CNN implementation that is reported to be capable of processing full-HD 1080p@60 (1920 x 1080 resolution at 60 Hz frame rate) video images in real-time, due to its fully-pipelined architecture, however, it has some weaknesses like the inability to divide the processing in spatial domain, record and recall intermediate results to an external memory and has some issues in its internal memory coding. Those shortcomings are to be addressed in the next design of our CNN emulator - RTCNNP-v3, which will increase the range of applications and enable the implementation to match the requirements of the cutting-edge movie production technologies like UHD (4K) and the future FUHD (8K).Yayın Hücresel sinir ağları kullanılarak el yazısı karakter tanıma uygulaması(IEEE, 2013-06-13) Çalık, Nurullah; Cesur, Evren; Tavşanoğlu, Ahmet VedatEl yazısı karakter tanıma, örüntü tanımanın önemli alanlarından biridir. Bu alanın kapsamında önemli belgelerin , arşivlerin ve diğer yazılı metinlerin sayısal ortamlara aktarılması yada yazıcının tanınması gibi problemler çözülmeye çalışılır. Bu problemler için birçok algoritma geliştirilmiştir. Geliştirilen bu algoritmalardan istenen, yüksek doğruluk oranının yanında FPGA gibi sayısal tasarımlara uygulanabilir olmasıdır. Bu nedenle sınıflandırma için kullanılan özellik vektörünün çıkartılmasında Gabor-benzeri Hücresel Sinir Ağı (HSA) filtreleri kullanılmıştır. Bu filtrelerin FPGA üzerinde verimli algoritmalar ile gerçeklenebilmektedir [10]. Bu sayede FIR türünde tasarlanan Gabor filtrelerine göre işlem süresi açısından daha verimli ve büyük harfler üzerinde doğruluk yüzdesi % 80 civarlarında olan bir algoritma geliştirilmiştir.Yayın Architecture of a fully pipelined real-time cellular neural network emulatort(IEEE-INST Electrical Electronics Engineers Inc, 2015-01) Yıldız, Nerhun; Cesur, Evren; Kayaer, Kamer; Tavşanoğlu, Ahmet Vedat; Alpay, MurathanIn this paper, architecture of a Real-Time Cellular Neural Network (CNN) Processor (RTCNNP-v2) is given and the implementation results are discussed. The proposed architecture has a fully pipelined structure, capable of processing full-HD 1080p@60 (1920 1080 resolution at 60 Hz frame rate, 124.4 MHz visible pixel rate) video streams, which is implemented on both high-end and low-cost FPGA devices, Altera Stratix IV GX 230, and Cyclone III C 25, respectively. Many features of the architecture are designed to be either pre-synthesis configurable or runtime programmable, which makes the processor extremely flexible, reusable, scalable, and practical.Yayın Dirençsel ızgara görüntü filtrelerinin fpga ile gerçekleştirilmeleri için jacobi yinelemesi yöntemi ile benzetimi(IEEE, 2014-04-23) Tavşanoğlu, Ahmet VedatDirençsel ızgara yapılarının uzamsal impuls yanıtlarının üstel olarak azalan biçimden oldukları ve Gauss filtresininkine benzer bir uzamsal frekans yanıtı verdikleri, dolaysıyla da alçak geçiren filtre olarak kullanıldıkları iyi bilinen bir gerçektir. Bu bildiride, ızgara yapısının özyinelemeli bir denklem ile modellenebilmesine karşın bu denklemin özyinelemeli çözümünün olmadığı, fakat çıkış görüntüsünün dirençsel ızgaranın düğüm denklemlerinin çözümü ile elde edilebileceği gösterilmiştir. Bununla birlikte görüntünün boyutlarının aşırı büyüklükte olması durumunda matris tersi temelli bir algoritmanın kullanılmasının olurlu olmadığı açıktır. Bu bildiride dirençsel ızgara düğüm denklemlerinin Jacobi yineleme yöntemi ile çözülebileceği ve bu yöntemin FPGA üzerinde gerçeklemeye uygun olduğu gösterilmiştir.Yayın Demo: Real-time video frame differentiator based on external memory interface(IEEE Computer Society, 2018-08) Davutoğlu, Doğancan; Yıldız, Nerhun; Tavşanoğlu, Ahmet Vedat; Ayten, Umut EnginImplementation and demonstration processes of a real-time video frame differentiator based on an external memory interface is described in this paper. The video frame differentiation process is successfully implemented on both low cost and high-end FPGA development boards, then demonstrated by using sample videos at 1024x768@60 and 1920x1080@60 resolutions. Input video resolution, video buffer size on memory and burst size of the memory interface can be configured before implementation.
